Corsair Force MP300 480Go

Corsair MP300 480 Go : un excellent SSD NVMe pas cher

Avec ses SSD de la série MP300, Corsair n'ambitionne clairement pas de rivaliser face aux meilleurs modèles au format M.2. Modeste, cette série vise plutôt l'entrée de gamme, en offrant des débits en retrait des meilleurs donc, mais trois fois supérieurs à ceux de n'importe quel modèle SATA. C'est du moins la promesse sur le papier. L'autocollant du SSD Corsair MP300 comporte une fine lamelle de cuivre qui aide à dissiper la chaleur dégagée par les puces mémoire et le contrôleur. Le format de ce SSD est assez classique puisqu'il se présente sous la forme d'un module de 22 mm de large pour 80 mm de long soit, en d'autres termes, un module M.2 2280. Cette série a le bon goût de troquer la norme SATA/AHCI pour du PCIe/NVMe, autorisant des débits bien plus élevés. Sur le petit circuit imprimé, on trouve un agencement on ne peut plus classique, avec tout d'abord quatre puces mémoire Toshiba. Il s'agit de BiCS TLC, c'est-à-dire de la mémoire NAND 3D TLC capable de stocker trois bits de données par cellule. L'organisation des cellules se fait par ailleurs sur un plan horizontal (une grille de cellules rangées les unes à côté des autres) mais également vertical (empilement de plusieurs grilles). La gestion de la mémoire est confiée à un contrôleur Phison P5008-E8, spécialement développé pour les SSD de ce genre — NVMe d'entrée de gamme rappelons-le. Celui-ci est accompagné d'une puce de 256 Mo de mémoire cache signée Nanya. À y regarder de plus près, ce SSD semble avoir été livré clefs en main à Corsair par Phison puisque le design (au composant près) correspond à celui des modèles réalisés par le fabricant du contrôleur. Cela permet de réduire les frais de développement de Corsair tout un assurant un comportement optimal. La mémoire utilisée est signée Toshiba (NAND 3D BiCS TLC). Elle est gérée par un contrôleur Phison P5008-E8. Évidemment, l'utilisation de mémoire TLC se traduit par le recours à un système de cache SLC pour accélérer les travaux en écriture. Rien de spécial à ce niveau, le fonctionnement est le même qu'ailleurs : une partie de l'espace de stockage est utilisée comme s'il s'agissait de mémoire SLC. Seul le premier bit de chaque cellule est interrogé pour savoir s'il est possible d'écrire une donnée dessus ou non. Cela permet de réduire la latence par rapport à une utilisation en TLC ou trois bits sont interrogés. Cette baisse de la latence se traduit par un débit...